(19) 世界知的所有権機関 国際事務局



- 1 (2012 6)) 2014 | 1 61600 1000 6000 6000 600 600 600 6000 6000 6000 6000 6000 6000 6000 6000 6000

(43) 国際公開日 2005 年6 月16 日 (16.06.2005)

PCT

(10) 国際公開番号 WO 2005/055188 A1

(51) 国際特許分類7:

G09G 3/36, G02F 1/133

(21) 国際出願番号:

PCT/JP2004/018533

(22) 国際出願日:

2004年12月7日(07.12.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-408376 2003年12月8日(08.12.2003) JP

- (71) 出願人 (米国を除く全ての指定国について): ローム 株式会社 (ROHM CO., LTD.) [JP/JP]; 〒6158585 京都 府京都市右京区西院溝崎町 2 1番地 Kyoto (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 故島 秀数 (KO-JIMA, Hidekazu) [JP/JP]; 〒6158585 京都府京都市右


京区西院溝崎町 2 1 番地 ローム株式会社内 Kyoto (JP).

- (74) 代理人: 紋田 誠 , 外(MONDA, Makoto et al.); 〒 1010048 東京都千代田区神田司町 2 2 1 1 0 冨 士神田ピル 3 階 ミネルパ国際特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護 が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA,

[続葉有]

(54) Title: DISPLAY DEVICE DRIVING APPARATUS AND DISPLAY DEVICE USING THE SAME

(54) 発明の名称: 表示装置用駆動装置及びそれを用いた表示装置



CHP... BOOSTER CIRCUIT

(57) Abstract: In a matrix display device driving apparatus, a predetermined buffer circuit (B1) in a power supply circuit has first and second output circuits (B1p,B1n) adapted to constantly output the same output voltage (V1). The first output circuit (B1p) exhibits a large ability of driving an output current to a high level side, while the second output circuit (B1n) exhibits a large ability of driving an output current to a low level side. A detected voltage (Vdet1.4) of a detection node connected to an output terminal of the buffer circuit (B1) is compared with a bias voltage (V1r), thereby switching and supplying the outputs of the first and second output circuits (B1p,B1n) to a display. In this way, crosstalk can be reduced, and display quality can be improved.





SD, SL, SZ, TZ, UG, ZM, ZW), $\neg - \neg \triangleright r$ (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), $\exists - \neg \neg r$ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類: - 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

表示装置用駆動装置及びそれを用いた表示装置

5 技術分野

本発明は、マトリクス型の液晶表示装置等の表示装置を駆動するのに適した 表示装置用駆動装置、及びその駆動装置を用いた表示装置に関する。

背景技術

20

25

10 ドット表示を実現するための液晶表示装置として、互いに直交するように配置された多数のストライプ状の行電極(走査電極:コモン電極)および列電極(信号電極:セグメント電極)が設けられたマトリクス型液晶表示装置が多く用いられている。

その液晶表示装置は、各走査電極に順次走査電圧を印加するとともに、走査電 15 極に対する電圧印加と同時に複数の信号電極に対して信号電圧を印加することに よって、画像が表示される。各走査電極と各信号電極との交点に、各液晶素子が 形成される。

各液晶素子は、全ての走査電極に対して1度ずつ電圧が印加し終わるまでの時間(1フレーム周期)における平均的な実効値電圧に応じた透過率に制御される。 これにより、1フレーム周期毎に所望の画像を表示させることができる。

図8は、従来の液晶駆動装置の構成を示す図である。図8において、液晶表示装置を駆動するための駆動装置は、第1出力電圧V0、第2出力電圧V1、第3出力電圧V2、第4出力電圧V3、第5出力電圧V4、第6電圧V5(グランド電位)を生成して、液晶表示装置LCDに供給する。なお、本出願では、特に断らない場合には、各電圧は、グランド電位を基準とした電圧を言う。この液晶表示装置LCDは、表示パネル(ディスプレイ)及び、走査電極を順次走査する走

査側駆動回路、走査電極の走査と同期して信号電極に信号電圧を印加する信号側 駆動回路を含んでいる。

昇圧回路CHPは、例えばチャージポンプ回路により構成されており、電池電 EVccとクロック信号clkが入力され、昇圧された電源電圧Vddを得る。

この電源電圧Vddを、電圧増幅器A1に印加し、基準電圧Vrefを所定倍して第1パイアス電圧V0rを形成する。この第1パイアス電圧V0rを抵抗器R0~R4で分圧して、第2パイアス電圧V1r、第3パイアス電圧V2r、第4パイアス電圧V3r、第5パイアス電圧V4rを形成する。

5

15

25

電源電圧 V d d を駆動電源とする第1バッファ回路 B 0 ~第5バッファ回路 B 10 4に、第1バイアス電圧 V 0 r ~第5バイアス電圧 V 4 r がそれぞれ入力され、同じ電圧レベルである第1出力電圧 V 0 ~第5出力電圧 V 4 が出力される。また、第6電圧 V 5 は、グランド電位である。

これらの第1出力電圧V0~第6電圧V5のうち、第1出力電圧V0、第2出力電圧V1、第5出力電圧V4、第6電圧V5が液晶表示装置の走査側駆動回路に供給される。また、第1出力電圧V0、第3出力電圧V2、第4出力電圧V3、第6電圧V5が液晶表示装置LCDの信号側駆動回路に供給される。これらの電圧は、液晶表示装置LCDの交流化信号(以下、フレーム周期毎の場合を例にして説明する)FRに合わせて、選択されて用いられる。

図9は、液晶駆動波形の例を示すものであり、走査電極がn個、信号電極がm 20 個の液晶表示パネルにおける、特定の走査電極COMj、信号電極SEGkへの 駆動電圧の印加状態を表している。

奇数フレーム(FR:高(H) レベル)においては、走査電極COM1~COMnが走査されて順次1つの走査電極COMjが選択される。その選択されている走査電極COMjには第1出力電圧V0が印加される。選択されていない走査電極COM1~COMn(ただし、COMjは除く)には第5出力電圧V4が印加される。一方、信号電極SEG1~SEGmには、選択されている走査電極に

対応した表示信号に応じて第4出力電圧V3あるいは第6電圧V5が印加される。また、偶数フレーム(FR:低(L)レベル)においては、走査電極COM1~COMnが走査されて順次選択される。その選択されている走査電極COMjには第6電圧V5が印加される。選択されていない走査電極COM1~COMnには第2出力電圧V1が印加される。一方、信号電極SEG1~SEGmには、選択されている走査電極に対応した表示信号に応じて第1出力電圧V0あるいは第3出力電圧V2が印加される。

このようにして交流化制御されつつ、表示信号に応じた画像が液晶表示装置LCDに表示される。

この液晶表示装置LCDの各表示素子は、コンデンサ素子として機能する。したがって、その信号電極に印加される信号電圧の変化に応じて、対向する走査電極の電圧がノイズ電圧状に変動する。この電圧変動によってクロストークが発生するから、表示品質を劣化させる原因となる。

この電圧変動への対策として、液晶装置を駆動するための各液晶駆動電圧を、 一対の第1,第2の電圧NV,PVが入力されるボルテージフォロア型の2つの 差動増幅回路と、一方の差動増幅回路により駆動されるN型トランジスタの出力 回路及び他方の差動増幅回路により駆動されるP型トランジスタの出力回路により 得る、液晶駆動用電源装置がWO00/41028 (特許文献1)に示されている。

20 また、液晶表示素子を駆動するためのオペアンプ回路として充電用・放電用に別々のオペアンプ回路を設る。そして、スイッチ回路およびその切り換えタイミングを発生させるためのタイミング回路により、オペアンプ回路を充放電のタイミングにより切り換えるようにした、液晶駆動用電源回路が、特開平9-292596(特許文献2)及び特開平9-203885(特許文献3)に示されてい25る。

しかし、特許文献1のものでは、2つの差動増幅回路に入力される一対の電圧

NV, PVを異なった値とし、それら電圧間にオフセットを持たせているから、両差動増幅回路とも不動作状態となる不感帯が発生してしまう。また、出力回路の出力点で電圧を検出している。したがって、表示電極の電圧変動 (ノイズ) は、駆動回路のセレクタ (電圧選択スイッチ) での電圧降下の影響を大きく受けて、減衰されてから出力回路の出力点に現れる。この理由により、表示電極の電圧変動 (ノイズ) を正確に検出することができない。

また、特許文献2及び特許文献3のものでは、充電用オペアンプ回路と放電用オペアンプ回路を、切替タイミング信号に依って切り替えている。したがって、そのタイミング信号を発生させるための回路手段が必要となるし、また、電圧変動に応じた切替制御を行うことができないといった問題を有している。

そこで、本発明は、マトリクス型の液晶表示装置等の表示装置を駆動するのに 適した表示装置用駆動装置において、表示パネルの電極に近い場所での電圧を検 出して、且つ高レベル側への出力電流の駆動能力を大きくした出力回路と低レベ ル側への出力電流の駆動能力を大きくした出力回路とを不感帯を持たせることな く切り替えることにより、クロストークを低減し、表示品質を向上することを目 的とする。

発明の開示

5

10

15

20

25

本発明の表示装置用駆動装置は、表示用基準電圧から抵抗分圧して複数のバイアス電圧を発生する抵抗分圧回路と、その複数のバイアス電圧をそれぞれインピーダンス変換して出力電圧として出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧をその複数のバッファ回路の出力電圧から選択して印加する走査側駆動回路と、そのマトリクス型表示素子の信号側電極に印加する電圧をその複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える。この表示装置用駆動装置において、その複数バッファ回路のうちの少なくとも1つのバッファ回路は、当該バッファ回路へのバイアス電圧と

当該バッファ回路の出力電圧とがそれぞれ入力され高レベル側への出力電流の駆動能力を大きくした第1出力回路と、この第1出力回路から出力するための第1出力スイッチと、当該バッファ回路へのバイアス電圧と当該バッファ回路の出力電圧とがそれぞれ入力され低レベル側への出力電流の駆動能力を大きくした第2出力回路と、この第2出力回路から出力するための第2出力スイッチと、当該バッファ回路へのバイアス電圧と当該バッファ回路の出力端側(あるいは、この出力端につながる走査電極側の配線部)で検出された検出電圧とを比較し、その比較結果に応じて前記第1出力スイッチと前記第2出力スイッチとを切り替えるための電圧比較器とを有する。

5

15

20

25

10 また、その電圧比較器は、ヒステリシス特性を有することが良い。また、その ヒステリシス特性は、そのパイアス電圧を含まない電圧範囲に設定されている。

本発明の表示装置用駆動装置は、表示用基準電圧から抵抗分圧して複数のバイアス電圧を発生する抵抗分圧回路と、その複数のバイアス電圧をそれぞれインピーダンス変換して出力電圧として出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧をその複数のバッファ回路の出力電圧から選択して印加する走査側駆動回路と、そのマトリクス型表示素子の信号側電極に印加する電圧をその複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える。この表示装置用駆動装置において、その複数パッファ回路のうちの1つのバッファ回路(以下、高電圧側バッファ回路)は、当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第1出力回路と、この第1出力回路から出力するための第1出力スイッチと、当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第2出力回路と、この第2出力回路から出力するための第2出力スイッチと、当該高電圧側バッファ回路へのバイアス電圧と表示素子に非表示時に印加される電圧を検出した検出電圧とを比較し、その比較結果

に応じて前記第1出カスイッチとその第2出カスイッチとを切り替えるための第 1電圧比較器を有している。さらに、その複数パッファ回路のうちの他の1つの パッファ回路(以下、低電圧側パッファ回路)は、その高電圧側パッファ回路の パイアス電圧よりも低いパイアス電圧と当該低電圧側パッファ回路の出力電圧が 入力され高レベル側への出力電流の駆動能力を大きくした第3出力回路と、この 第3出力回路から出力するための第3出力スイッチと、当該低電圧側パッファ回 路へのパイアス電圧と当該低電圧側パッファ回路の出力電圧が入力され低レベル 側への出力電流の駆動能力を大きくした第4出力回路と、この第4出力回路から 出力するための第4出力スイッチと、当該低電圧側パッファ回路へのパイアス電 圧とその検出電圧とを比較し、その比較結果に応じてその第3出力スイッチとそ の第4出力スイッチとを切り替えるための第2電圧比較器を有している。その検 出電圧が検出される検出位置は、その高電圧側パッファ回路の出力端に第1選択 スイッチを介してつながるとともに、その低電圧側パッファ回路の出力端に第2 選択スイッチを介してつながっており、その第1選択スイッチとその第2選択ス イッチは交流化信号に応じていずれかが選択される。

5

10

15

20

また、その第1電圧比較器及び第2電圧比較器は、それぞれヒステリシス特性 を有することが良い。

また、その第1電圧比較器は、その検出電圧が、その高電圧側パッファ回路へのパイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、その第2電圧比較器は、その検出電圧が、その低電圧側パッファ回路へのパイアス電圧より少し低い電圧範囲でヒステリシス動作を行う。

本発明の表示装置は、以上のいずれかの表示装置用駆動装置と、この表示装置 用駆動装置により駆動されるマトリクス型表示パネルを有する。

本発明によれば、マトリクス型の液晶表示装置等の表示装置を駆動するのに適 25 した表示装置用駆動装置において、複数パッファ回路のうちの少なくとも1つの パッファ回路は、高レベル側への出力電流の駆動能力を大きくした第1出力回路

とこの第1出力回路から出力するための第1出力スイッチと、低レベル側への出力電流の駆動能力を大きくした第2出力回路とこの第2出力回路から出力するための第2出力スイッチとが、並列に接続されるとともに、第1,第2出力回路には同じパイアス電圧が入力される。したがって、第1,第2出力回路の動作に不感帯は発生しない。よって、当該バッファ回路の出力電圧は、所定値に速やかに回復する。

5

10

20

また、そのバッファ回路へのバイアス電圧と当該バッファ回路の出力端側で検 出された検出電圧(あるいは、表示素子にその非表示時に印加される電圧を検出 した検出電圧)とを比較する電圧比較器を有し、その検出電圧に含まれるノイズ 電圧成分を吸収するようにその比較結果に応じて第1出力スイッチと第2出力ス イッチとを切り替える。したがって、出力電流を発生していない側の出力回路も 常に所定の動作状態にあるから、第1, 第2出力スイッチの切替後に直ちに適切 な出力を発生することができる。

また、ノイズ発生源に近い位置を検出電圧の検出位置とするから、小さいノイ 15 ズにも応答して、電圧変動(ノイズ)を速やかに吸収できる。したがって、表示 パネルにおけるクロストークを低減し、表示品質を向上することができる。

また、電圧比較器にヒステリシス特性を持たせること、及び、高電圧側の第1電圧比較器は、検出電圧が、高電圧側バッファ回路へのバイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、低電圧側の第2電圧比較器は、検出電圧が、低電圧側パッファ回路へのバイアス電圧より少し低い電圧範囲でヒステリシス動作を行うようにすることにより、電圧比較及びその比較に伴う出力回路の切替を安定して行うことができる。

また、高電圧側バッファ回路と低電圧側バッファ回路とに共通の検出電圧が使用できるから、電圧の異なる2つの比較器に対して検出電圧の帰還経路は1つの25 みでよい。また、この表示装置は、クロストークによるノイズが低減されるので、表示の品質が向上する。

図面の簡単な説明

図1は、本発明の実施例に係る液晶表示装置の概略の構成を示す図である。

図2は、電源回路40の構成図である。

5 図 3. Aは、電源回路中のパッファ回路の構成を示す図である。

図3. Bは、電源回路中の他のパッファ回路の構成を示す図である。

図3. Cは、電源回路中の他のパッファ回路の構成を示す図である。

図 3.Dは、電源回路中の他のバッファ回路の構成を示す図である。

図3. Eは、電源回路中の他のバッファ回路の構成を示す図である。

10 図 4. Aは、電源回路中の第1各電圧比較器の動作特性を示す図である。

図 4.Bは、電源回路中の第2各電圧比較器の動作特性を示す図である。

図 5 は、信号側駆動回路の構成を示す図である。

図 6 は、走査側駆動回路の構成を示す図である。

図7.Aは、アナログスイッチの具体構成例を示す図である。

15 図 7. Bは、アナログスイッチの他の具体構成例を示す図である。

図8は、液晶表示装置を駆動するための、従来の電源装置の構成を示す図である。

図 9 は、液晶表示パネルにおける駆動波形の例を示す図である。

20 発明を実施するための最良の形態

25

以下、本発明の表示装置用駆動装置及びその駆動装置を用いた表示装置の実施例について、液晶表示装置を例に図を参照して説明する。図1は、本発明の実施例に係る液晶表示装置の概略の構成を示す図であり、マトリクスディスプレイ10、走査側駆動回路20、信号側駆動回路30、電源回路40、及び制御回路50を備えている。なお、表示装置として、有機EL表示素子を用いた有機EL表示装置を用いることができる。

図2は、電源回路40の構成図であり、図3.A~図3.Eは電源回路中の各バッファ回路の構成を示す図であり、図4.A、図4.Bは、電源回路中の各電圧比較器の動作特性を示す図である。また、図7.A、図7.Bは、アナログスイッチの具体構成例を示す図である。

図1において、ディスプレイ10は、対向する2枚の基板上に互いに直交するように複数の信号電極(セグメント電極)X(X1~Xm)及び複数の走査電極(コモン電極)Y(Y1~Yn)を設けている。この信号電極X及び走査電極Yは、通常、それぞれ数百程度の多数の電極で構成される。これらの信号電極Xと走査電極Yとの間には、液晶表示素子が挟まれており、それらの各交点が表示画素となる。これらの各交点は静電容量で結合された構造であり、例えば単純マトリクスディスプレイを構成している。

5

10

15

20

25

電源回路40は、表示装置に交流化制御を行う場合に必要な6種類の電圧V0 ~V5を発生し、走査側駆動回路20、信号側駆動回路30にそれぞれ供給する。これらの電圧は、電圧V0から電圧V5に向けて順々に低くなる(或いは高くなる)ように、各々所定の値に設定されている。なお、発生する電圧は6種以上でも構わないし、また交流化制御を行わない場合には、必要な電圧は少ない種類でよい。

制御回路50は、表示データやクロック、各種の制御信号を形成し、走査側駆動回路20、信号側駆動回路30にそれぞれ供給する。表示データDは、信号電極X1~Xmに印加する信号電圧のためのデータ(例えば、PWMデータ)である。この表示データDは信号側駆動回路30に供給される。この表示データDに基づいて、ディスプレイ10の表示階調が制御される。

データシフトクロック C K は、表示データ D をシフトするクロックで、信号側 駆動回路 3 0 に供給される。走査クロック L P は、走査側駆動回路 2 0 に供給されて走査電極 Y を走査する走査信号となり、また信号側駆動回路 3 0 に供給されて1ライン分の表示データ D をラッチするラッチ信号となる。交流化信号 F R は、

交流化駆動のための反転・非反転信号(H・Lレベル)である。交流化駆動を行わない場合には、交流化信号FRは不要である。

i.

スタート信号STは、走査を開始する信号であり、走査側駆動回路20に供給 される。

走査側駆動回路20は、スタート信号ST、走査クロックLP及び交流化信号 FRを受ける。そして、走査側駆動回路20は、走査電極Y1~Ynに所定の走 査電圧を発生しつつ、走査クロック間隔で走査電極Y1~Ynを順次走査する。

5

10

20

25

図2の電源回路40の構成を説明する。電池等からの入力電圧Vccとクロック信号clkが昇圧回路CHPに入力され、昇圧された電源電圧Vddを出力する。昇圧回路CHPは、例えばチャージポンプ回路により構成されており、その出力側には電源電圧Vddを安定させるために平滑用コンデンサを接続している。

この電源電圧Vddを、電圧増幅器A1に印加し、基準電圧Vrefを所定倍して、表示用基準電圧を形成する。この表示用基準電圧が、第1パイアス電圧(第1基準電圧)V0rになる。この表示用基準電圧を抵抗器R0~R4で分圧して、

15 第1バイアス電圧(第1基準電圧) V0rと、第2バイアス電圧(第2基準電圧) V1r、第3バイアス電圧(第3基準電圧) V2r、第4バイアス電圧(第4基準電圧) V3r、第5バイアス電圧(第5基準電圧) V4rを形成する。

第1パッファ回路B0~第5パッファ回路B4に、第1基準電圧V0r~第5 基準電圧V4rが入力され、同じ電圧レベルである第1出力電圧V0~第5出力 電圧V4が出力される。これらパッファ回路B0~B4の駆動電源として、各パッファ回路の出力電圧V0~V4より高い電圧である電源電圧Vddを用いるが、出力電圧V0~V3を用いてもよい。第6電圧V5は、グランド電位である。

これらの第1出力電圧V0~第6電圧V5のうち、第1出力電圧V0、第2出力電圧V1、第5出力電圧V4、第6電圧V5が液晶表示装置の走査側駆動回路20に供給される。一方、第1出力電圧V0、第3出力電圧V2、第4出力電圧V3、第6電圧V5が液晶表示装置LCDの信号側駆動回路30に供給される。

これらの電圧は、図9で説明したのと同様に液晶表示装置LCDの交流化信号FR Rに合わせて、選択されて用いられる。

図3. Aは、第1パッファ回路B0の構成を示す図である。第1パッファ回路B0は、電源電圧Vddと第1出力電圧V0間にP型MOSトランジスタQ0を設けるとともに、第1出力電圧V0とグランド間に微弱な電流(例えば、 1μ A程度)を流す定電流源I0を設けている。この定電流源I0は、パッファ回路の動作を安定させるためのものであり、他のパッファ回路において用いられる定電流源も同様である。

5

そして、第1基準電圧V0rと第1出力電圧V0を入力し、P型MOSトランジスタQ0への制御信号を出力する演算増幅器(以下、オペアンプ)OP0を有している。この第1バッファ回路B0からはP型MOSトランジスタQ0を介して電流が流出するが、第1出力電圧V0が第1基準電圧V0rに等しくなるように、P型MOSトランジスタQ0が制御される。この第1バッファ回路B0は、電源電圧VddからP型MOSトランジスタQ0を介して電流が流出するから、第1出力電圧V0に対して高レベル側への出力電流の駆動能力を大きくした出力回路となる。

図3.Bは、第2パッファ回路B1の構成を示す図である。第2パッファ回路B1は、例えば電源電圧Vddと第2出力電圧V1間に、P型MOSトランジスタQ1pと第1出力スイッチSW1pとを直列に接続する。また、第2出力電圧V201とグランド間に、第2出力スイッチSW1nとN型MOSトランジスタQ1nとを直列に接続する。また、P型MOSトランジスタQ1pの出力側(ドレイン側)とグランド間に微弱な電流を流す定電流源I1pを設け、電源電圧VddとN型MOSトランジスタQ1nの出力側(ドレイン側)間に微弱な電流を流す定電流源I1nを設けている。

25 第2基準電圧V1rと第2出力電圧V1を入力し、P型MOSトランジスタQ 1pへの制御信号を出力するオペアンプOP1pと、第2基準電圧V1rと第2

出力電圧V1を入力し、N型MOSトランジスタQ1nへの制御信号を出力するオペアンプOP1nとを有している。この第2バッファ回路B1からは、第1出力スイッチSW1pがオンしているときにP型MOSトランジスタQ1pを介して電流が流出し、また第2出力スイッチSW1nがオンしているときにN型MOSトランジスタQ1nを介して電流が流入する。このいずれの場合でも、第2出力電圧V1が第2基準電圧V1rに等しくなるように、常に、P型、N型MOSトランジスタQ1p、Q1nが制御されている。

5

15

P型MOSトランジスタQ1p、オペアンプOP1pを含む回路が、第2出力電圧V1に対して高レベル側への出力電流の駆動能力を大きくした第1出力回路 B1pとなり、N型MOSトランジスタQ1n、オペアンプOP1nを含む回路が、第2出力電圧V1に対して低レベル側への出力電流の駆動能力を大きくした 第2出力回路B1nとなる。

このように、第2バッファ回路B1は、高レベル側への出力電流の駆動能力を大きくした第1出力回路B1pと第1出力スイッチSW1pと、低レベル側への出力電流の駆動能力を大きくした第2出力回路B1nと第2出力スイッチSW1nとが、並列に接続されるとともに、第1,第2出力回路B1p,B1nには同じ基準電圧V1rが入力される。したがって、第1,第2出力回路B1p,B1nの動作に不感帯は発生しない。

第1出力スイッチSW1pと第2出力スイッチSW1nは、第1電圧比較器CP1の比較出力により、いずれかのスイッチがオンに、他のスイッチがオフに制御される。第1電圧比較器CP1はヒステリシス特性を有している。第1電圧比較器CP1の比較出力により、第2出力電圧V1を低い値から上昇させる場合には第1出力スイッチSW1pがオンされ、第2出力電圧V1を高い値から下降させる場合には第2出力スイッチSW1nがオンされる。

25 第1電圧比較器CP1は、第2パッファ回路B1の内部にその一部として設けるようにしてもよい。

なお、第2パッファ回路B1及び第1電圧比較器CP1の動作電源としては、 電源電圧Vddに代えて、第2出力電圧V1よりも高い電圧である、第1出力電 圧V0を用いてもよい。他のバッファ回路においても同様に、動作電源として、 そのパッファ回路の出力電圧よりも高い出力電圧を、電源電圧Vddに代えて、 用いることができる。

5

15

図3. Cは、第3パッファ回路B2の構成を示す図である。第3パッファ回路B 2は、第3出力電圧V2とグランド間にN型MOSトランジスタQ2を設けると ともに、電源電圧Vddと第3出力電圧V2間に微弱な電流を流す定電流源Ⅰ2 を設けている。そして、第3基準電圧V2rと第3出力電圧V2を入力し、N型 MOSトランジスタQ2への制御信号を出力するオペアンプOP2を有している。 10 この第3バッファ回路B2にはN型MOSトランジスタQ2を介して電流が流 入するが、第3出力電圧V2が第3基準電圧V2rに等しくなるように、N型M OSトランジスタQ2が制御される。この第3バッファ回路B2は、第3出力電 EV2からN型MOSトランジスタQ2を介して電流が流入するから、第3出力 電圧V2に対して低レベル側への出力電流の駆動能力を大きくした出力回路とな る。

図3. Dは、第4パッファ回路B3の構成を示す図である。この第4パッファ回 路B3は、図3. Aの第1バッファ回路B0と同様な構成であり、基準電圧が第4 基準電圧V3ァになり、出力電圧が第4出力電圧V3になる。

図3. Eは、第5 バッファ回路 B4 の構成を示す図である。この第5 バッファ回 20 路B4は、図3.Bの第2バッファ回路B1と同様な構成であり、基準電圧が第5 基準電圧V4rになり、出力電圧が第5出力電圧V4になる。したがって、P型 MOSトランジスタQ4p、オペアンプOP4pを含む回路が、第5出力電圧V 4に対して高レベル側への出力電流の駆動能力を大きくした第3出力回路B4p となる。N型MOSトランジスタQ4n、オペアンプOP4nを含む回路が、第 25 5出力電圧V4に対して低レベル側への出力電流の駆動能力を大きくした第4出

カ回路B4nとなる。また、P型MOSトランジスタQ4pの出力側(ドレイン側)とグランド間に微弱な電流を流す定電流源I4pを設け、電源電圧VddとN型MOSトランジスタQ4nの出力側(ドレイン側)間に微弱な電流を流す定電流源I4nを設けている。

5 第3出力スイッチSW4pと第4出力スイッチSW4nは、第2電圧比較器CP4の比較出力により、いずれかのスイッチがオンに、他のスイッチがオフに制御される。第2電圧比較器CP4はヒステリシス特性を有している。第2電圧比較器CP4の比較出力により、第5出力電圧V4を低い値から上昇させる場合には第3出力スイッチSW4pがオンされ、第5出力電圧V4を高い値から下降させる場合には第4出力スイッチSW4nがオンされる。

第2電圧比較器CP4は、第5バッファ回路B4の内部にその一部として設けるようにしてもよい。

第1電圧比較器 CP1は、第2基準電圧 V1rと、表示素子にその非表示時に 印加される電圧である検出電圧 Vdet1・4とが入力され、それらの大きさを 比較する。また、第2電圧比較器 CP4は、第5基準電圧 V4rと検出電圧 Vd et1・4とが入力され、それらの大きさを比較する。

15

20

ところで、走査側駆動回路20において、交流化信号FRのH/Lレベルに応じて、第2出力電圧V1と第5出力電圧V4とがコモン電圧選択スイッチ(アナログスイッチ)の切替によって選択されて、非選択走査スイッチを介して非表示時の各走査電極Y1~Ynに印加される。検出電圧Vdet1・4は、アナログスイッチの切替によって選択されて、走査電極Y1~Ynへ向けて印加されている電圧である。即ち、検出電圧Vdet1・4は、表示素子に非表示時に印加されている電圧(第2出力電圧V1あるいは第5出力電圧V4)である。

したがって、検出電圧Vdet1・4は、走査電極Y1~Ynの実際の電圧に 25 より近い電圧である。これにより、走査電極Y1~Ynの電圧変動 (ノイズ)を、アナログスイッチ等に依る電圧降下 (減衰) に影響されることが少なく、より正

確に示すものとなる。なお、検出電圧 $Vdet1 \cdot 4$ が得られる配線を、走査電極側の配線部という。

図4. Aは、第1電圧比較器CP1の検出電圧Vdet1・4に対する動作特性を示す図である。第1電圧比較器CP1の比較出力は、図4. Aのように検出電圧Vdet1・4が第2基準電圧V1rより少し大きい値(例、3mV)以下では、Lレベルである。これにより、常時は、第1出力スイッチSW1pがオンしており、第1出力回路B1pによって第2出力電圧V1が出力されている。したがって、検出電圧Vdet1・4が第5出力電圧V4から第2出力電圧V1に切り替わったときに、スイッチ切替時間なども要することなく、第1出力回路B1pから電流を流出させることができる。

5

10

15

20

25

また、検出電圧Vdet1・4が第2基準電圧V1rよりある値(例、20m V)以上の所定レベルを超えているときは、第1電圧比較器CP1の比較出力は Hレベルである。これにより、検出電圧Vdet1・4がその所定レベルを越えたときに第2出力スイッチSW1nがオンする。よって、第2出力回路B1nに電流を流入させて、正極性のノイズを吸収する。

また、第1電圧比較器CP1は、第1,第2出力スイッチSW1p,SW1nの切替動作を安定して行わせるために、電圧幅が約20mV程度のヒステリシス特性を持つことが望ましい。このヒステリシス特性は、第2基準電圧V1rより少し高い電圧領域で、且つ所定ヒステリシス幅であるように設定される。即ち、ヒステリシス特性は、「V1r+ α (3mV)」から「V1r+ β (20mV)」、である。

図4.Bは、第2電圧比較器CP4の検出電圧Vdet1・4に対する動作特性を示す図である。この検出電圧Vdet1・4は、第1電圧比較器CP1に用いるものと同じものである。第2電圧比較器CP4の比較出力は、図4.Bのように検出電圧Vdet1・4が第5基準電圧V4rより少し小さい値(例、3mV)以上では、Hレベルである。これにより、常時は、第4出力スイッチSW4nが

オンしており、第4出力回路B4nによって第5出力電圧V4が出力されている。 したがって、検出電圧Vdet1・4が第2出力電圧V1から第5出力電圧V4 に切り替わったときに、スイッチ切替時間なども要することなく、第4出力回路 B4nに電流を流入させることができる。

5 また、検出電圧Vdet1・4が第5基準電圧V4rよりある値(例、20m V)以下の所定レベル未満のときは、第2電圧比較器CP4の比較出力はLレベルである。これにより、検出電圧Vdet1・4が所定値より下がったときに第3出力スイッチSW4pがオンする。よって、第3出力回路B4pから電流を流出させて、負極性のノイズを吸収する。

10 また、第2電圧比較器CP4は、第3,第4出力スイッチSW4p,SW4n の切替動作を安定して行わせるために、ヒステリシス特性を持つことが望ましい。このヒステリシス特性は、第5基準電圧V4rより少し低い電圧領域で、且つ所定ヒステリシス幅であるように設定される。

図5は、信号側駆動回路30の構成を示す図である。図5において、シフトレジスタ61には、表示データDがデータシフトクロックCKによるシフト動作によって順次入力される。ラッチ回路62に、走査クロックLPによって1ライン分の表示データD(D1~Dm)がラッチされる。

データ有りでオンされるデータ有りスイッチSWx1a~SWxma及びデータ無しでオンされるデータ無しスイッチSWx1b~SWxmbが、信号電極X 1~Xm毎に一対ずつ設けられている。ラッチされた表示データD (D1~Dm) にしたがって、データ有りスイッチSWx1a~SWxmaあるいはデータ無しスイッチSWx1b~SWxmbがオンされる。

第1出力電圧V0がセグメント電圧選択スイッチSWs0を介して、また第6電圧V5がセグメント電圧選択スイッチSWs5を介してデータ有りスイッチSWx1a~SWxmaに供給される。第3出力電圧V2がセグメント電圧選択スイッチSWs2を介して、また第4出力電圧V3がセグメント電圧選択スイッチ

SWs3を介してデータ無しスイッチSWx1b~SWxmbに供給される。

選択スイッチSWs5と選択スイッチSWs3が、交流化信号FRがHレベルである奇数フレームで選択される。また、選択スイッチSWs0と選択スイッチSWs0と選択スイッチSWs2が、交流化信号FRがLレベルである偶数フレームで選択される。したがって、図9の信号電極SEGkのように、奇数フレームでは表示データに応じて第6電圧V5あるいは第4出力電圧V3が印加され、偶数フレームでは表示データに応じて第1出力電圧V0あるいは第3出力電圧V2が印加される。

5

10

25

図6は、走査側駆動回路20の構成を示す図である。図6において、第1出力電圧V0がコモン電圧選択スイッチSWc0を介して、また第6電圧V5がコモン電圧選択スイッチSWc5を介して、選択走査スイッチSWy1a~SWynaに接続される。第2出力電圧V1がコモン電圧選択スイッチSWc1を介して、また第5出力電圧V4がコモン電圧選択スイッチSWc4を介して、非選択走査スイッチSWy1b~SWynbに接続される。

選択スイッチSWc0と選択スイッチSWc4が、交流化信号FRがHレベル である奇数フレームで選択される。また、選択スイッチSWc5と選択スイッチ SWc1が、交流化信号FRがLレベルである偶数フレームで選択される。

選択走査スイッチSWy1a~SWyna及び非選択走査スイッチSWy1b~SWynbは、走査電極Y1~Yn毎に一対ずつ設けられている。

スタート信号STと走査クロックLPを受ける走査回路71は、スタート信号 20 STを受けた後に走査クロックLPを受ける毎に、選択走査スイッチSWy1a ~SWynaを1つづつ順次オンさせていく。

したがって、図9の走査電極COMjのように、奇数フレームでは1つの走査電極のみが選択されて第1出力電圧V0にあり、他の走査電極は第5出力電圧V4が印加されている。偶数フレームでは1つの走査電極のみが選択されて第6電圧V5にあり、他の走査電極は第2出力電圧V1が印加されている。

この走査側駆動回路20において、非選択走査スイッチSWy1b~SWyn

bが接続される位置、即ち、コモン電圧選択スイッチSWc 1 あるいはコモン電圧選択スイッチSWc 4によって第2出力電圧V1 あるいは第5出力電圧V4が供給される位置が、検出電圧Vd e t 1・4の検出位置である。

図7.A及び図7.Bは、双方向に電流を流すスイッチとして用いるにより好適 5 なアナログスイッチの構成を示す図である。

このアナログスイッチは、P型MOSトランジスタとN型トランジスタとの並列回路から成るCMOSトランジスタ5 aと、そのCMOSトランジスタ5 aの一方の入力端子に接続されたインバータ5 bと、CMOSトランジスタ5 aの他方およびインバータ5 bの各入力端子に接続された制御信号S1の入力線とから構成されている。図7.Aのアナログスイッチは、制御信号S1がHレベルのときにオンし、Lレベルのときにオフする。図7.Bのアナログスイッチは、制御信号S1がLレベルのときにオンし、Hレベルのときにオフする。

10

15

このアナログスイッチは、コモン電圧選択スイッチSWc0~SWc5、セグメント電圧選択スイッチSWs0~SWs5や、信号電極、走査電極を選択するスイッチとして用いられる。

なお、図2の電源回路40における第1,第3出力スイッチSW1p、SW4pはP型MOSトランジスタによるスイッチ回路とし、第2,第4出力スイッチSW1n、SW4nはN型MOSトランジスタによるスイッチ回路としている。

以上のように構成されている、本発明の表示装置の動作を、各図を参照して説 20 明する。

電源回路40から第1出力電圧V0~第6電圧V5が出力され、それぞれ所要の電圧が走査側駆動回路20と信号側駆動回路30に供給される。また、検出電圧Vdet1・4が走査側駆動回路20の検出位置から電源回路の第1,第2電圧比較器CP1、CP4に帰還される。

25 この状態で、制御回路 5 0 から、スタート信号 S T 、表示データ D 、クロック C K 、走査クロック L P 、交流化信号 F R が、走査側駆動回路 2 0 と信号側駆動

回路 30 に供給される。これにより、走査電極 $Y1 \sim Ym$ の走査と信号電極 $X1 \sim Xm$ への信号の供給がおこなわれて、ディスプレイ 10 に表示データD (D1 \sim Dm) にしたがった画像が表示される。

この表示動作中において、各走査電極及び信号電極には、それぞれ所定の出力電圧が印加されることが望ましい。しかし、表示素子はコンデンサ素子として機能するから、例えばその信号電極X1~Xmに印加される信号電圧の変化に応じて、対応する走査電極Y1~Ynの電圧がノイズ電圧状に変動する。

5

10

15

これをコモン電圧選択スイッチSWc1、SWc4の走査電極側でみると、奇数フレームにおいては、第1出力電圧V0にあった走査電極が次の瞬間に第5出力電圧V4に変化するし、また、各信号電極の電圧が第4出力電圧V3と第6電圧V5に変化する。このような電圧の変化にしたがって、コモン電圧選択スイッチSWc1、SWC4の走査電極側の電圧(この場合は、第5出力電圧V4)が所定の電圧に維持されず、変動する。この電圧変動に起因して、クロストークが発生し、表示品質を劣化させる。この状況は偶数フレームについても同様であって、コモン電圧選択スイッチSWc1、SWc4の走査電極側の電圧(この場合は、第2出力電圧V1)が所定の電圧に維持されず変動する。即ち、クロストークが発生し、表示品質を劣化させる。

本発明では、走査電極側の電圧、即ち、第2出力電圧V1及び第5出力電圧V4の変動を、速やかに所定の電圧に維持して、クロストークを低減する。

20 そのための各構成については、各図の説明で既に述べた通りであるが、電圧比較のための検出電圧Vdet1・4を走査電極Y1~Ynにできるだけ近い位置で検出する。具体的には、コモン電圧選択スイッチSWc1、SWc4の走査電極側を電圧検出位置とする。この検出電圧Vdet1・4を第1,第2電圧比較器CP1、CP4へ帰還している。

25 これにより、電圧の変動分が、従来の特許文献1のようにコモン電圧選択スイッチSWc1、SWc4で減衰されることなく検出できるから、実際の変動電圧

により近い電圧を検出することができる。したがって、小さいノイズにも電圧比較器CP1、CP4が速やかに反応し、出力電圧をより安定して出力できる。

また、高電圧側のバッファ回路B1は、その基準電圧V1rとバッファ回路B1の出力端につながる検出位置の検出電圧Vdet1・4とを比較する第1電圧比較器CP1は、検出電圧Vdet1・4が、バッファ回路B1への基準電圧V1rより少し高い電圧範囲でヒステリシス動作を行う構成である。したがって、第6電圧V5にあった走査電極が次の瞬間に第2出力電圧V1に変化する場合に、第1,第2出力スイッチSW1p、SW1nの切替を伴わないから、速やかに応答することができる。

5

20

10 同様に、低電圧側のバッファ回路B4は、その基準電圧V4rとバッファ回路B4の出力端につながる検出位置の検出電圧Vdet1・4とを比較する第2電圧比較器CP4は、検出電圧Vdet 1・4が、バッファ回路B4への基準電圧V4rより少し低い電圧範囲でヒステリシス動作を行う構成である。したがって、第1出力電圧V0にあった走査電極が次の瞬間に第5出力電圧V4に変化する場合に、第3,第4出力スイッチSW4p、SW4nの切替を伴わないから、速やかに応答することができる。

また、高電圧側パッファ回路 B 1 における第1 出力回路 B 1 p と第2 出力回路 B 1 n、及び低電圧側パッファ回路 B 4 における第3 出力回路 B 4 p と第4 出力回路 B 4 n は常に動作状態にあるから、信号電極側の電圧変化($V3 \rightarrow V5$, $V5 \rightarrow V3$ 及び、 $V0 \rightarrow V2$, $V2 \rightarrow V0$)に伴う電圧変動も、速やかに抑制することができる。

また、検出電圧Vdet1・4の検出位置を、コモン電圧選択スイッチSWc 1、SWC4の走査電極側としたことにより、比較電圧の異なる2つの電圧比較 器CP1、CP4に対して共通の検出電圧が使用でき、検出電圧の帰還経路は1 25 つのみでよい。

産業上の利用可能性

本発明に係る表示装置用駆動装置によると、液晶表示素子を用いた液晶表示装置や、有機EL表示素子を用いた有機EL表示装置等のマトリクス型表示装置において、クロストークを低減し、表示品質を向上することができる。

請求の範囲

1. 表示用基準電圧から抵抗分圧して複数のバイアス電圧を発生する抵抗分圧 回路と、前記複数のバイアス電圧をそれぞれインピーダンス変換して出力電圧と して出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する走査側駆動 回路と、前記マトリクス型表示素子の信号側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える表示装置用 駆動装置において、

10 前記複数パッファ回路のうちの少なくとも1つのバッファ回路は、

5

15

20

当該バッファ回路へのバイアス電圧と当該バッファ回路の出力電圧とがそれぞれ入力され高レベル側への出力電流の駆動能力を大きくした第1出力回路と、この第1出力回路から出力するための第1出力スイッチと、当該バッファ回路へのバイアス電圧と当該バッファ回路の出力電圧とがそれぞれ入力され低レベル側への出力電流の駆動能力を大きくした第2出力回路と、この第2出力回路から出力するための第2出力スイッチと、

当該パッファ回路へのバイアス電圧と当該パッファ回路の出力端側で検出された検出電圧とを比較し、その比較結果に応じて前記第1出力スイッチと前記第2 出力スイッチとを切り替えるための電圧比較器とを有することを特徴とする、表示装置用駆動装置。

- 2. 前記電圧比較器は、ヒステリシス特性を有することを特徴とする、請求項 1記載の表示装置用駆動装置。
- 3. 前記ヒステリシス特性は、前記パイアス電圧を含まない電圧範囲に設定されていることを特徴とする、請求項2記載の表示装置用駆動装置。
- 25 4. 表示用基準電圧から抵抗分圧して複数のパイアス電圧を発生する抵抗分圧 回路と、前記複数のパイアス電圧をそれぞれインピーダンス変換して出力電圧と

して出力する複数のバッファ回路と、マトリクス型表示素子の走査側電極に印加する電圧を前記複数のパッファ回路の出力電圧から選択して印加する走査側駆動回路と、前記マトリクス型表示素子の信号側電極に印加する電圧を前記複数のバッファ回路の出力電圧から選択して印加する信号側駆動回路を備える表示装置用駆動装置において、

前記複数パッファ回路のうちの1つのパッファ回路(以下、高電圧側パッファ 回路)は、

5

10

当該高電圧側バッファ回路へのバイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第1出力回路と、この第1出力回路から出力するための第1出力スイッチと、当該高電圧側バッファ回路へのパイアス電圧と当該高電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第2出力回路と、この第2出力回路から出力するための第2出力スイッチと、

当該高電圧側バッファ回路へのバイアス電圧と表示素子に非表示時に印加され 15 る電圧を検出した検出電圧とを比較し、その比較結果に応じて前記第1出力スイ ッチと前記第2出力スイッチとを切り替えるための第1電圧比較器を有し、

前記複数パッファ回路のうちの他の1つのバッファ回路(以下、低電圧側バッファ回路)は、

前記高電圧側バッファ回路のバイアス電圧よりも低いバイアス電圧と当該低電 20 圧側バッファ回路の出力電圧が入力され高レベル側への出力電流の駆動能力を大きくした第3出力回路と、この第3出力回路から出力するための第3出力スイッチと、当該低電圧側バッファ回路へのバイアス電圧と当該低電圧側バッファ回路の出力電圧が入力され低レベル側への出力電流の駆動能力を大きくした第4出力回路と、この第4出力回路から出力するための第4出力スイッチと、

25 当該低電圧側バッファ回路へのバイアス電圧と前記検出電圧とを比較し、その 比較結果に応じて前記第3出力スイッチと前記第4出力スイッチとを切り替える

ための第2電圧比較器を有し、

前記検出電圧が検出される検出位置は、前記高電圧側パッファ回路の出力端に第1選択スイッチを介してつながるとともに、前記低電圧側パッファ回路の出力端に第2選択スイッチを介してつながっており、

- 5 前記第1選択スイッチと前記第2選択スイッチは交流化信号に応じていずれか が選択されることを特徴とする、表示装置用駆動装置。
 - 5. 前記第1電圧比較器及び第2電圧比較器は、それぞれヒステリシス特性を 有することを特徴とする、請求項4記載の表示装置用駆動装置。
- 6. 前記第1電圧比較器は、前記検出電圧が、前記高電圧側バッファ回路への 10 バイアス電圧より少し高い電圧範囲でヒステリシス動作を行い、

前記第2電圧比較器は、前記検出電圧が、前記低電圧側バッファ回路へのバイアス電圧より少し低い電圧範囲でヒステリシス動作を行うことを特徴とする、請求項5記載の表示装置用駆動装置。

7. 請求項1乃至請求項6のいずれかに記載された表示装置用駆動装置と、該 15 表示装置用駆動装置により駆動されるマトリクス型表示パネルを有することを特 徴とする、表示装置。

図 1




図 2




図3.A




図3.B




図3.C




図3. D




図3.E




図4.A







図4.B







... .2.


図 6














の <u>滅</u>・.

INTERNATIONAL SEARCH REPORT

International application No.

A OT A COTE	ICA TION OF STREET		PCT/JP2	2004/018533
Int.Cl	ICATION OF SUBJECT MATTER CONTROL OF SUBJECT			
According to In	nternational Patent Classification (IPC) or to both na	tional classification and IPC		
B. FIELDS S				
Minimum docu	mentation searched (classification system followed 0.7 G09G3/00-3/38, G02F1/133	oy classification symbols)		· · · · · · · · · · · · · · · · · · ·
2	. G03G3700-3736, G0ZF1/133			
Documentation	searched other than minimum documentation to the	extent that such documents or	o included in the	C-11
	Shinan Koho 1926—1996 itsuyo Shinan Koho 1971—2005	Jitsuyo Shinan Toro Toroku Jitsuyo Shir	oku Koho	1996-2005
	base consulted during the international search (name			1994-2005
	o and a second (manie	or data base and, where pract	iicable, search te	erms used)
C. DOCUME	NTS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, wher	e appropriate, of the relevant	passages	Relevant to claim No.
X A	JP 2000-132147 A (Casio Co 12 May, 2000 (12.05.00),	mputer Co., Ltd.),	1-2,7
••	Par. Nos. [0025] to [0061]; (Family: none)	Figs. 1 to 5		3-6
A	JP 5-119297 A (Fujitsu Ltd 18 May, 1993 (18.05.93), Par. Nos. [0001] to [0016]; (Family: none)			1-7
A	JP 2000-20147 A (Casio Com 21 January, 2000 (21.01.00) Full text; all drawings (Family: none)	outer Co., Ltd.),	,	1-7
× Further doc	cuments are listed in the continuation of Box C.	See potent family		
Special categ	ories of cited documents:	See patent family		
A" document defining the general state of the art which is not considered to be of particular relevance E" earlier application or patent but published on or after the international filing date L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the		on but cited to understand vention		
		considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art		
20 January, 2005 (20.01.05)		Date of mailing of the int 08 February	emational search 7, 2005 (0	n report 08.02.05)
ame and mailing address of the ISA/ Japanese Patent Office		Authorized officer	Authorized officer	
acsimile No.	(second sheet) (January 2004)	Telephone No.		
	() Diroof (January 2004)		· ·	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/018533

	n). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant pass	ages Relevant to claim
A	JP 4-143791 A (Toshiba Corp.), 18 May, 1992 (18.05.92), Full text; all drawings & US 5343221 A & EP 0479304 A2	1-7
Α	JP 9-203885 A (Rohm Co., Ltd.), 05 August, 1997 (05.08.97), Full text; all drawings (Family: none)	1-7
A	JP 2002-156935 A (Oki Electric Industry Co., Ltd.), 31 May, 2002 (31.05.02), Full text; all drawings (Family: none)	1-7
A	JP 2002-169501 A (Sharp Corp.), 14 June, 2002 (14.06.02), Full text; all drawings (Family: none)	1-7
A	JP 2003-345311 A (Matsushita Electric Industrial Co., Ltd.), 03 December, 2003 (03.12.03), Full text; all drawings (Family: none)	1-7
A	JP 3-251817 A (Hitachi, Ltd.), 11 November, 1991 (11.11.91), Full text; all drawings (Family: none)	1-7

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' G 0 9 G 3/36 G02F 1/133 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' G 0 9 G 3/00-3/38 G02F 1/133 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2005年 日本国実用新案登録公報 1996-2005年 日本国登録実用新案公報 1994-2005年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 \mathbf{X} JP 2000-132147 A (カシオ計算機株式会社) 1-2.7Α 2000.05.12, 段落【0025】-【0061】, 3 - 6【図1】-【図5】 (ファミリーなし) JP 5-119297 A (富士通株式会社) Α 1 - 71993.05.18,段落【0001】-【0016】. 【図1】-【図2】 (ファミリーなし) JP 2000-20147 A (カシオ計算機株式会社) 1 - 72000.01.21,全文,全図(ファミリーなし) X C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願 日 の理解のために引用するもの 以後に公安されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」ロ頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 08. 2. 2005 20.01.2005 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 2 G 9308 日本国特許庁 (ISA/JP) 西岛 篤宏 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3225

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A .	JP 4-143791 A (株式会社東芝) 1992.05.18,全文,全図 & US 5343221 A & EP 0479304 A2	1-7
A	JP 9-203885 A (ローム株式会社) 1997.08.05,全文,全図 (ファミリーなし)	1-7
A .	JP 2002-156935 A (沖電気工業株式会社) 2002.05.31,全文,全図(ファミリーなし)	1-7
A .	JP 2002-169501 A (シャープ株式会社) 2002.06.14,全文,全図 (ファミリーなし)	1-7
A	JP 2003-345311 A (松下電器産業株式会社) 2003.12 03,全文,全図 (ファミリーなし)	1-7
A	JP 3-251817 A (株式会社日立製作所) 1991.11.11,全文,全図 (ファミリーなし)	1-7
'		